第10章: 砂からチップへ — 製造プロセスの全景
シリコンの原料は、砂浜の砂と同じケイ素である。
そこから純度 99.999999999%（イレブンナイン）の単結晶を引き上げ、
数百から千を超える工程を経て、最終的に爪の先ほどのチップになる。
1 枚のウェハーが出荷可能なチップ群になるまで、おおよそ 3 ヶ月。
建物 1 棟分の機械、数千人のエンジニア、数兆円規模の設備投資、
そして 1 つもズレてはいけない原子レベルの制御。
これが、いま私たちが「半導体工場」と呼んでいる場所の正体だ。
10.1 シリコンウェハー ── すべての出発点
すべての話は、シリコンウェハー という円盤から始まる。
ウェハーとは、超高純度の単結晶シリコンを薄く（約 0.7mm）スライスした円盤のこと。直径は 300mm（12 インチ）が現代の標準で、旧来の 200mm・150mm もアナログ・パワー用途で現役。
300mm ウェハー 1 枚に、最先端ロジック半導体なら 数百〜数千個 のチップを一括で作る。
そして 1 枚から取れる 良品の数（歩留まり） が、製造コストの鍵を握る。
次世代として 450mm ウェハー が一時検討されたが、装置開発コストが膨大で頓挫した。当面は 300mm 主流が続く。
10.2 単結晶を引き上げる ── チョクラルスキー法
ウェハーは、自然にあるシリコンをそのまま薄切りにしたものではない。次の手順で 人工的に純度を極めた円柱 を作り、それをスライスする。
- 石英 (SiO₂) を還元してシリコンに（純度 約 99%）
- 化学的に精製して 多結晶シリコン に（純度 9N＝99.9999999%）
- 多結晶を溶融炉で溶かし、種結晶を浸して ゆっくり引き上げる ── これが チョクラルスキー法 (CZ 法)
- 直径 300mm、長さ 1〜2m の 単結晶インゴット ができる
- ダイヤモンドワイヤで薄くスライスし、表面を鏡面研磨
純度はここで イレブンナイン (99.999999999%) に達する。「1 兆個の原子に異物 1 個」の世界だ。
シリコンウェハーの世界供給は、信越化学・SUMCO（いずれも日本）で 50% 以上 を握っている。
TSMC でも Intel でも Samsung でも、最初に投入する 1 枚は高い確率で日本製。半導体産業の地味な事実だ。
10.3 前工程と後工程 ── 1 枚の地図
ウェハーから完成チップまで、半導体製造は大きく 前工程 と 後工程 に分かれる。
| 前工程 (Front-End) | 後工程 (Back-End) | |
|---|---|---|
| 何をする | 1 枚のウェハー上にトランジスタと配線を作り込む | チップ単位に切り出してパッケージに封じる |
| 場所 | クリーンルーム（ファブ） | パッケージング工場 |
| 期間 | 約 2〜3 ヶ月 | 約 1 ヶ月 |
| 主役装置 | 露光装置・成膜装置・エッチング装置 | ダイサ・ボンダ・テスター |
| 担い手 | TSMC、Samsung、Intel など | TSMC の一部・後工程専業企業（OSAT、後工程の受託専業。詳しくは第13章） |
ニュースで「2nm プロセス」「3nm プロセス」と聞くのは 前工程 の話。
「チップレット」「3D 積層」「CoWoS」と聞くのは 後工程 の話だ。
10.4 前工程のサイクル ── 同じ流れを何十回も
前工程の中身は意外と単純な構造をしている。「成膜 → 露光 → 現像 → エッチング → 洗浄 → ドーピング → CMP」 という 1 セットを、配線層の数だけ繰り返すだけだ。最先端ロジックでは 数十回 反復する。
各ステップを 1 行ずつ：
- 成膜 (Deposition): ウェハー上に酸化膜・金属膜・絶縁膜などを薄く堆積する（CVD、PVD、ALD などの方式がある）
- 露光 (Lithography): 感光剤（フォトレジスト）を塗り、回路パターンの マスク を通して光を当てる（次章で詳述）
- 現像 (Develop): 露光されたレジストを溶かし、「次に削りたい場所」だけ穴を開ける
- エッチング (Etching): 剥き出しになった膜を、プラズマや薬液で削る
- 洗浄: 残ったレジストや残渣を取り除く
- ドーピング (Ion Implantation): 必要な場所にリンやホウ素を打ち込んで n 型 / p 型を作る（第3章）
- CMP (化学機械研磨): 表面を原子レベルで平坦化し、次の層を綺麗に積めるようにする
半導体製造の本質は、「同じサイクルを何十回も間違えずに繰り返す」 こと。
1 回のサイクル自体は単純だが、最先端では 総工程数が 1000 を超える。
1 工程あたりの不良率を 99.99% に抑えても、1000 工程通すと 9 割が落ちる ── これが「歩留まりが何より大事」と言われる構造的理由。
10.5 後工程 ── ウェハーをチップに、チップを製品に
前工程を終えたウェハーには、数百〜数千個の小さな正方形（ダイ）が並んでいる。これを 1 個ずつのチップとして使える形にするのが後工程だ。比喩を交えて 1 つずつ見る。
- ウェハーテスト (CP テスト) ── まだ切り出す前に、針を当てて 1 個 1 個通電試験する。不良ダイには電子的に印を付ける。検品作業に近い。
- ダイシング ── ダイヤモンドブレードや高出力レーザーで、ウェハーを格子状に切り分ける。ピザを正確に切り分ける 作業のシリコン版。
- ダイボンド ── 切り出したダイを、パッケージ基板の所定位置に 接着剤や金属ハンダで貼り付ける。
- ワイヤボンド / バンプ接続 ── ダイの上の端子と、パッケージの外部端子を電気的に繋ぐ。
・ワイヤボンド は 直径 25μm の金や銅の細線 を 1 本ずつ橋渡しする伝統工法（顕微鏡でしか見えない縫い物のような職人技）。
・バンプ接続 はダイの裏面にハンダの小球を並べ、基板に直接押し当てる方式。高速チップは今ほぼこちら。 - モールド ── 衝撃と湿気から守るために、エポキシ樹脂で全体を封じる。黒いプラスチックの「半導体らしい姿」になるのがこの工程。
- 最終テスト (FT) ── 完成品としての電気特性を全数試験。歩留まりはここで最終確定する。
- マーキング・梱包 ── 型番をレーザー刻印してトレイに詰める。
後工程は派手さこそないが、チップを電子機器に載せられる「製品」にする最終段階。そして近年は CoWoS や 3D 積層といった先端パッケージング技術が爆発的に進化しており、第 12 章で正面から扱う。
10.6 クリーンルーム ── ホコリ 1 個が致命傷
前工程は、すべて クリーンルーム という特殊な部屋で行われる。
最先端ファブの清浄度は クラス 1（1 立方フィートあたり 0.5μm 以上の粒子が 1 個以下）。
ちなみに屋外の空気は クラス 100 万 程度、手術室で クラス 1,000〜10,000。
なぜそこまで清浄にするのか。
最先端ロジックの配線幅は 20nm 級。
そこに 1μm のホコリ が 1 個落ちると、配線 50 本ぶん を覆い隠す。
1 個のホコリで 1 枚のチップが死ぬ。
クリーンルームの作り方：
- 天井全面の HEPA / ULPA フィルタ から空気を吹き降ろし（ダウンフロー）
- 床は穴あきグレーチング、地下で空気を循環
- 入室する人は バニースーツ（防塵服） を着用し、エアシャワーを通る
- 装置ごとに ミニエンバイロメント (FOUP) でさらに局所清浄化
これに加えて、気温・湿度・気圧、地面の振動、電磁ノイズまで精密に制御する。 ファブ 1 棟の建設費が数千億〜数兆円という数字は、この異常な精度を 24 時間 365 日維持するためのコストだ。
10.7 リードタイムは 4〜6 ヶ月 ── 業界の難しさはここに集約
ニュースで「半導体は注文から数ヶ月かかる」と聞く。これは事実だ。内訳はおおまかにこうなる：
| 段階 | 期間 |
|---|---|
| マスク作成・設計検証 | 数週間 |
| 前工程 | 2〜3 ヶ月（最先端ロジックでは 3ヶ月超） |
| 後工程・パッケージング | 約 1 ヶ月 |
| 最終テスト・品質保証 | 数週間 |
| 物流・通関 | 数週間 |
| 合計 | 4〜6 ヶ月 |
つまり「需要が急増したから増産」と言っても、棚に出てくるのは半年後。
この時間軸が業界の難しさを生む半導体業界は 「需要変動 + 6 ヶ月のリードタイム」 という構造的時差を抱える。
顧客側のちょっとした発注変動が、供給側で増幅されて伝わる ── いわゆる ブルウィップ効果 が極端に出やすい。
これが半導体景気サイクル（好況と不況の振幅が極端に大きい）の根本原因である。
10.8 ファブの規模感
最後に、現代ファブの規模を 2 つだけ。
TSMC Fab 18（台湾、3nm/5nm の主力）
- 月産ウェハー 約 10〜15 万枚
- 床面積 約 30 万㎡（東京ドーム 6〜7 個分）
- 投資総額 約 230 億ドル
- 従業員数 数万人
TSMC Kumamoto JASM（熊本、2024 年稼働開始）
- 月産ウェハー 約 5.5 万枚（第 1 工場）+ 約 4 万枚（第 2 工場、建設中）
- 投資総額 約 200 億ドル
- 日本政府から約 1.2 兆円の補助
ファブ 1 棟 = 中規模都市 1 つぶんの予算。
これが「半導体は国家戦略」と呼ばれる所以だ。詳しくは第 15 章で。
10.9 この章の振り返り
- すべての出発点は シリコンウェハー（直径 300mm、純度イレブンナイン）
- ウェハーの世界供給は 信越化学・SUMCO（日本）が 50% 以上
- 製造は 前工程（2〜3 ヶ月）+ 後工程（約 1 ヶ月） に大別
- 前工程は 成膜 → 露光 → 現像 → エッチング → 洗浄 → ドーピング → CMP を数十回反復、総工程数は最先端で 1000 超
- 後工程は テスト → ダイシング → ダイボンド → ワイヤ/バンプ → モールド → 最終テスト で「製品」になる
- すべては クリーンルーム（クラス 1） で実施、ホコリ 1 個が致命傷
- 完成チップが出荷されるまで 4〜6 ヶ月。この時間差が業界の景気サイクルを生む
この章で読めるようになるニュース
- 「TSMC 熊本ファブ、第 2 工場の建設を開始」 → 月産数万枚規模、投資数兆円、稼働まで数年がかり、と即イメージできる
- 「信越化学、シリコンウェハー値上げを発表」 → 半導体産業の上流。世界供給に直接効く、と読める
- 「チップ納入リードタイムが半年から 9 ヶ月に延長」 → 標準 4〜6 ヶ月が伸びている＝業界が逼迫している、と分かる
次章は、製造工程の中で最もドラマチックな 露光。
ASML、EUV、2nm の正体に踏み込む。