第16章: これからの半導体 — GAA・2D 材料・AI 需要・量子
2nm のその先で、ゲート長は原子十数個ぶん。
これ以上は物理的に「線」と呼べなくなる。
60 年走り続けたムーアの法則が、いま着地点を探している。
その先には何が来るのか。
GAA、CFET、バックサイド配線、光電融合、2D 材料、量子 ── 候補は揃っている。
どれが本命になるか、まだ誰にも分からない。本章ではその見取り図を描く。
16.1 そもそも、なぜ微細化が止まりつつあるのか
これまでの章で見てきたとおり、半導体の進化は 微細化 によって支えられてきた。 ゲート長 (線幅) が縮むほど、
- 1 個の MOSFET が小さくなる
- 1 チップに多く詰められる
- 信号の移動距離が短くなる → 高速化
- 1 個あたりの消費電力が下がる
ところが 5nm 以下では、いくつもの物理的壁にぶつかっている。
微細化の物理限界、その正体：
- 量子トンネル効果 ── 絶縁膜が薄すぎると電子が通り抜ける（リーク電流の急増）
- 短チャネル効果 ── ゲートがチャネル全体を制御できなくなる
- ばらつき ── 原子数十個ぶんの構造では、原子の場所のズレが性能に直接効く
- 熱密度 ── 単位面積あたりの発熱が大きすぎて冷却が追いつかない
- 配線抵抗 ── 細い銅配線が抵抗を持ちすぎる
物理が「待った」をかけている。
これらの壁を、構造の刷新 と 新材料 で乗り越えるのが、これからの半導体だ。
16.2 トランジスタ構造の刷新 ── FinFET → GAA → CFET
第 3 章で見た 平面型 MOSFET は、2010 年頃に終わりを迎えた。 ゲートがチャネルを上から「平らに」覆うだけだと、短チャネル効果に勝てなくなったからだ。
そこで 2011 年に Intel が量産投入したのが FinFET：
- チャネルを ヒレ (Fin) のように立て、ゲートで 3 面を囲む
- ゲートの制御力が一気に上がり、リーク電流が激減
FinFET 世代は 22nm 〜 5nm で長く使われた。
その次が GAA (Gate-All-Around)：
- チャネルを シート状 (ナノシート) にし、ゲートで 4 面全部 を囲む
- 制御力がさらに上がり、リーク電流をさらに削減
| 世代 | 構造 | 採用時期 |
|---|---|---|
| Planar MOSFET | 平面 | 〜32nm |
| FinFET | 3 面ゲート | 22nm 〜 5nm |
| GAA / Nanosheet | 4 面ゲート（全周） | 3nm / 2nm 〜 |
| CFET | n と p を縦積み | 研究段階、A14 世代以降の候補 |
GAA 量産は Samsung が 2022 年に 3nm で世界初、TSMC が 2nm から、Intel が 18A (2nm 級) から。 2020 年代後半は GAA の時代 になる。
CFET ── 双子を縦に積む
CMOS は本来、第 4 章で見たとおり nMOS と pMOS の「双子」をペアで使う 回路だ。 これを平面に並べてきたのが、これまで 60 年の半導体産業。
CFET (Complementary FET) は、その双子を 縦に積む。
CFET の発想は単純だ。
これまで nMOS と pMOS を「横並び」で配置していたのを、「縦積み」にする。
すると同じ機能を 半分の面積 で作れる ── CMOS の双子を立体化することで、もう一段の微細化を実現する。
研究段階で、imec・TSMC・Intel・Samsung がしのぎを削っている。 実用化は 2030 年前後 (A14、A10 世代) と見られる。
16.3 2D 材料 ── シリコンを超える素材
もう一つの方向は、シリコンを使うのをやめる こと。
近年研究が進むのが 2D 材料 (二次元材料) ── 原子 1〜数層の厚みしかない材料だ。
| 材料 | 特徴 |
|---|---|
| グラフェン | 炭素 1 原子層、電子移動度が極めて高い。ただしバンドギャップが無いのが弱点 |
| MoS₂ (二硫化モリブデン) | 遷移金属ダイカルコゲナイド (TMD) の代表、バンドギャップあり |
| WSe₂ (二セレン化タングステン) | 高い移動度と適度なバンドギャップ |
| 黒リン | 異方性のある電子特性 |
これらは原理的には 超薄チャネル MOSFET を作れるため、シリコンの先の微細化候補になる。 ただし実用化には、
- 大面積でムラなく成膜する技術
- メタル接触の抵抗を下げる技術
- 既存の Si プロセスとの互換性
など、課題が山積している。2030 年代後半〜2040 年代 が実用化の目処と見られる。
16.4 バックサイド配線と光電融合 ── 微細化以外のアシスト
トランジスタそのものを刷新するのと並行して、性能を引き上げる工夫が次々と量産投入されている。
バックサイド電源配線 (Backside Power Delivery)
従来、電源とデータ信号は両方とも チップの上側 に配線していた。 これを、
- データ信号は表面
- 電源だけは裏面 (バックサイド) から
に分けると、配線が分かれて電圧降下が減り、面積も小さくできる。
Intel が PowerVia として 18A から量産投入予定。TSMC も A16 で導入予定。
光電融合 (Silicon Photonics / Co-Packaged Optics)
データセンターでは、チップ間の通信が 電気信号 で行われてきた。 ところが帯域が増えると、電気配線の消費電力と発熱が爆発する。
そこで 光通信をチップに直接統合 する動きが加速：
- シリコンフォトニクス ── シリコン上に光導波路、変調器、検出器を作る
- Co-Packaged Optics (CPO) ── 光トランシーバを GPU 横に置く
- 主導企業：Intel、Cisco、Broadcom、Lightmatter、Ayar Labs、NTT (IOWN 構想)
第 3 章末で予告したとおり、数年以内に AI クラスタで本格採用が見込まれる。
16.5 量子コンピュータと半導体の関係
ニュースで「量子コンピュータ」と言うと、別世界の話に聞こえる。 しかし、量子コンピュータも 半導体技術 に深く根ざしている。
主要な量子コンピュータの実装方式：
| 方式 | 半導体との関係 | 主要プレイヤー |
|---|---|---|
| 超伝導 | 半導体プロセスで作るジョセフソン接合 | IBM、Google、Rigetti |
| イオントラップ | 半導体チップで電極パターン制御 | IonQ、Quantinuum |
| シリコン量子ドット | まさにシリコン半導体プロセス | Intel、Diraq |
| 光量子 (フォトニック) | シリコンフォトニクスがそのまま使える | PsiQuantum、Xanadu |
| 中性原子 | 半導体レーザー、AOD | QuEra、Pasqal |
量子コンピュータは 「半導体産業の上で動く別のコンピューティング」 であり、半導体産業の延長線上にある。
ただし誤った期待もある。 量子コンピュータは すべての計算が古典コンピュータより速くなる わけではない。 暗号、素因数分解、量子化学計算、最適化 など、特定領域に実用範囲が限定される見込みだ。
量子コンピュータは「次世代の半導体」ではなく「並行して発展する別ジャンル」と捉えるのが正確。
両者は競合せず、量子 + 古典のハイブリッド利用 が現実解になる。
16.6 AI 需要 ── 構造変化を駆動する最大の力
需要側の話。 ここまでの構造変化を駆動する最大の力は、AI 需要 だ。
| AI トレンド | 半導体への影響 |
|---|---|
| 生成 AI の学習 | データセンター AI GPU の急増 |
| 推論コストの増大 | AI 推論専用チップ（NPU、AI ASIC）の台頭 |
| エッジ AI | スマホ・PC・カメラ向け NPU の搭載 |
| AI モデルの巨大化 | HBM・先端パッケージング・光通信の需要 |
| AI 用電力消費 | 電力効率改善のためのプロセス・パワー半導体投資 |
NVIDIA だけで 2024 年売上 約 1,300 億ドル超、時価総額世界 1 位（3 兆ドル超）。 これは AI 需要が 「IT バブル並みの本物」 と業界が判断している証拠だ。
もちろん、AI 投資の一部は過剰である可能性も指摘されている。 しかし長期的には、コンピューティング需要は 構造的に増え続ける 見込み：
- 動画・画像コンテンツの増加
- 物理世界の AI 化（自動運転、ロボティクス）
- 科学計算の大規模化（創薬、気候、材料）
- 個人ごとのパーソナル AI
これらが続く限り、半導体産業の長期成長は 少なくとも 2030 年代まで 続く。
16.7 ポストムーア時代をどう読むか
最後に、ニュースを読み続けるための見取り図を一つ。
「ムーアの法則は終わった / まだ続いている」 という議論は、定期的に出てくる。 両方とも一面では正しい。
- トランジスタ密度の伸び率 で見ると、確かに鈍化している
- チップ全体の実効性能 で見ると、まだ指数関数的に向上している（パッケージング込み）
- コストあたりの性能 で見ると、最先端ノードでは悪化している
これを業界では 2 つの路線で表現する。
- More Moore ── 微細化を続ける路線（GAA、CFET、新材料）
- More than Moore ── 微細化以外で性能を上げる路線（チップレット、3D 積層、光電融合、バックサイド配線）
両輪で進めるしかなく、片方だけでは進めない。
これからの半導体ニュースを読むとき、次の問いを置いておくと方向が分かる：
- これは More Moore か、More than Moore か
- どの大陸の話か (ロジック / メモリ / アナログ / パワー / センサー)
- どの分業位置の話か (設計 / 製造 / 装置 / 材料 / 応用)
- 地政学とどう絡むか (米中、台湾、CHIPS 法、ラピダス)
この 4 軸でフィルタすれば、ほぼどんなニュースも位置づけができる。
16.8 この章の振り返り
- 微細化は 物理的な壁 (量子トンネル、熱密度、ばらつき) にぶつかっている
- 構造刷新：平面 → FinFET → GAA → CFET (双子を縦積み、面積半減)
- 2D 材料 (グラフェン、MoS₂ など) は次々世代の候補、実用化は 2030 年代後半以降
- バックサイド電源配線、光電融合 などのアシスト技術が次々量産投入
- 量子コンピュータも 半導体技術の延長線上、並行発展する別ジャンル
- AI 需要 が長期成長を支える構造的ドライバ
- More Moore + More than Moore の両輪が、ポストムーア時代の進化を担う
この章で読めるようになるニュース
- 「Samsung、SF2 (2nm) で GAA 量産を開始」 → 平面 → FinFET → GAA という構造変遷の現在地、と読める
- 「Intel、PowerVia バックサイド電源で Intel 18A をリード」 → 微細化以外の性能向上策、と位置づけられる
- 「Lightmatter、AI 用光電融合チップで資金調達」 → AI クラスタのボトルネック解消で光通信が次の主戦場、と分かる
- 「PsiQuantum、シリコンフォトニクス量子コンピュータを量産化」 → 量子も半導体プロセスの延長で動いている、と即理解できる
- 「imec、CFET の試作に成功」 → 双子を縦積みする次々世代構造、A14 世代以降の本命、と読める
そして用語集へ。 本書に登場したワードを、ニュース頻出順に並べた索引で締めくくる。