Chapter 4

第4章: 何十億個のスイッチを並べる — 集積回路と CMOS

1958 年 7 月、テキサス・インスツルメンツ。
夏休みで人がいない研究室に、入社まもない ジャック・キルビー がひとり残されていた。

トランジスタも抵抗もコンデンサも、ぜんぶ同じシリコン片に直接刻めばいい
彼はラボノートにそう書き、小さな板を作った。

それまで「部品はバラバラに作って、後で配線する」のが常識だった。
この発想の転換が、その後 60 年の半導体産業を生んだ。

4.1 トランジスタ 1 個では、何もできない

前章で見たとおり、MOSFET は ON/OFF のスイッチだ。 だがスイッチ 1 個では、計算もできなければメモリにもならない。

コンピュータを作るには、何万個〜何百億個 のスイッチを組み合わせる必要がある。 1950 年代までの電子機器は、トランジスタを 1 個ずつ別々のパッケージ に入れ、基板の上で銅線で配線していた。

これがすぐ詰まった。 トランジスタの数が増えると、配線が爆発する。

仮に 1 万個のトランジスタを配線することを考えてほしい。
3 端子 × 1 万個 = 3 万本 の線を、すべて間違いなく半田付けする。
1 本でも繋ぎ間違えれば、全体が動かない。

これが当時の状況。業界では 「回路の暴政 (tyranny of numbers)」 と呼ばれていた。

4.2 集積回路という発想 ── 全部を 1 枚に焼き付ける

冒頭のキルビーの発想は、シンプルかつ革命的だった。

「部品をバラバラに作って配線するのをやめよう。
1 枚のシリコンの上に、全部の部品を直接刻めばいい

それまで「部品の組み立て」だった半導体製造が、「1 枚の素材を加工する」工程に変わる。 配線も、トランジスタも、抵抗も、コンデンサも、全部 写真の現像のようにシリコン上に焼き付ける

これが 集積回路 (Integrated Circuit、IC) の誕生 ── 1958〜59 年のことだ。

発明者所属時期
ジャック・キルビーTexas Instruments1958 年(ゲルマニウム上、金線配線)
ロバート・ノイスFairchild Semiconductor1959 年(シリコン上、アルミ薄膜配線)

決定的だったのはノイス側だった。 シリコン酸化膜の上に金属配線をパターン形成する ── これが現代 IC のスタイルになる。

ノイスは後にゴードン・ムーアらとともに インテル を起こす。
ベル研の3人 → ショックレー → フェアチャイルド → インテル / AMD という人脈の系図で、半導体産業の主要企業はほぼ全員 同じ研究室の元部下 に辿れる。

4.3 論理ゲート ── NAND だけで世界が作れる

集積回路の中身を見ていこう。 何百億個もの MOSFET は、どう組み合わせると計算機になるのか。

最も基本的な単位は 論理ゲート (logic gate) だ。 これは「2 つ以上の電気信号を入力すると、決まった規則で 1 つの信号を出力する」回路。MOSFET を数個組み合わせると作れる。

代表的な論理ゲート:

ゲート動作
NOT入力を反転(0→1、1→0)
AND両方 1 のとき 1、それ以外 0
ORどちらか 1 なら 1
NANDAND の出力を反転

驚くべきことに、NAND ゲートを組み合わせるだけで、AND も OR も NOT も、ひいてはコンピュータ全体も作れる。 これは数学的に証明されている性質で、機能完備性 (functional completeness) と呼ばれる。

コンピュータの中で起きていることは、本質的には NAND ゲートの巨大な組み合わせ に過ぎない。 そして 1 個の NAND ゲートは、わずか 4 個の MOSFET で作れる。

つまり「MOSFET を並べる」 = 「論理ゲートを並べる」 = 「コンピュータになる」。

4.4 CMOS ── 双子をペアで使う発明

ここからが本章のクライマックスだ。 論理ゲートを MOSFET で作る方法はいくつかあるが、勝者は決まっている ── CMOS だ。

CMOS は Complementary MOS の略。「相補的な MOS」── つまり前章で出てきた双子、nMOS と pMOS をペアで使う 回路スタイル。

最も簡単な例として、NOT ゲート(入力を反転する)を CMOS で作ってみよう。

入力 = 0 (Low)pMOS: ONnMOS: OFF電源 (1)接地 (0)→ 出力 = 1入力 = 1 (High)pMOS: OFFnMOS: ON電源 (1)接地 (0)→ 出力 = 0どちらの状態でも、pMOS と nMOS のどちらか一方が必ず OFF
図 4.1 — CMOS インバータ(NOT ゲート)。pMOS と nMOS がペアで動く。

電源と接地の間に、pMOS と nMOS を縦に並べる。両方のゲートに同じ入力を入れる:

入力が反転されて出力に出る ── NOT ゲートの完成だ。

4.5 なぜ CMOS は「待機中は電気を食わない」のか

CMOS の真の偉大さは、消費電力の小ささ にある。

上の図をもう一度見てほしい。どの状態でも、pMOS と nMOS のどちらか一方は必ず OFF。 ということは、電源から接地まで電流が流れる経路が常に切れている

CMOS は静止状態で電気をほとんど消費しない
電気を食うのは、入力が切り替わる瞬間だけ(信号線を充放電するエネルギー)。

これが「スイッチを高速で何億回も叩いても、待機中は超省電力」というスマホ時代の前提条件である。

CMOS 以前は nMOS のみの回路 が主流で、これは常に電流が流れ続けて熱かった。 1980 年代後半に CMOS の量産技術が成熟すると、世界は一気に CMOS に切り替わった。

それ以来、世界のほぼすべてのデジタル集積回路は CMOS で作られている。 インテル CPU、Apple Silicon、NVIDIA GPU、DRAM、NAND、イメージセンサー ── すべて CMOS。 (イメージセンサーの CIS という呼び名は「CMOS Image Sensor」の略。第9章で再会する。)

4.6 ムーアの法則 ── 18ヶ月で 2 倍

1965 年、インテル共同創業者の ゴードン・ムーア が短いコラムを書いた。

「1 枚のチップに集積できるトランジスタの数は、毎年 2 倍のペースで増えていくだろう」

これが後に ムーアの法則 (Moore’s Law) と呼ばれる予測になる(1975 年に「2 年で 2 倍」に修正)。 驚くべきは、この 法則というよりは目標 が、60 年にわたってだいたい守られてきたことだ。

代表的チップトランジスタ数
1971Intel 40042,300
1989Intel 80486約 120 万
2000Pentium 4約 4,200 万
2010Core i7約 11 億
2024Apple M4約 280 億
2024NVIDIA B200約 2,080 億(2 ダイ合計)

50 年で 1 億倍。人類史上、ほぼ唯一の指数関数的進歩である。

ただし、現代の ムーアの法則は微妙に陰り が見える。純粋なトランジスタ密度の伸びは鈍ってきており、業界は「1 枚のチップを小さく」から「複数のチップを巧く束ねる」方向に進路を変えつつある。詳しくは第 12 章(先端パッケージング)と第 16 章(これから)で。

4.7 1 個のチップに数百億個 ── 想像できない規模

最後に、現代チップの規模感だけ。

Apple M4 (2024): 約 280 億トランジスタ / 約 165 mm²

切手 1 枚 (約 500 mm²) のサイズに換算すると、約 850 億個 のスイッチが並んでいる計算。 地球の人口の 10 倍 以上のスイッチが、あなたの MacBook の中で、秒間数十億回 ON/OFF を繰り返している。

人類が作ったもののうち、1 個のオブジェクトに最も多くの構造が詰まっている のはおそらく最先端の半導体チップだ。 万里の長城の煉瓦数 (約 4 億個) や、人類最大の図書館の総文字数(約 1 兆文字)すら、足元にも及ばない。

4.8 この章の振り返り

この章で読めるようになるニュース

ここまでで 仕組み編 は終わりだ。 半導体・ダイオード・トランジスタ・集積回路 ── 4 段の階段を上ってきた。

ここから先、第 5 章では一気にカメラを引いて、「半導体製品の地図」を描く。 ニュースで聞く半導体ワードを、初めて一枚の地図の上に置くことになる。